|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese
ENZYKLOPÄDIE DER FUNKELEKTRONIK UND ELEKTROTECHNIK Berechnung eines Synthesizers basierend auf PLL mit DPCD. Enzyklopädie der Funkelektronik und Elektrotechnik
Lexikon der Funkelektronik und Elektrotechnik / Amateurfunk Berechnungen Ziel des Artikels ist es, am Beispiel einer Synthesizer-Mikroschaltung (KR1015XK2,3) die Berechnung der Teilungskoeffizienten und Frequenzverhältnisse eines Frequenzsynthesizers auf Basis einer PLL mit DPCD als die einfachste und für die Mehrheit zugänglichste zu zeigen von Funkamateuren. Der Artikel schlägt keine Frequenzsynthesizerschaltung vor, sondern berechnet nur die Teilungskoeffizienten und Frequenzverhältnisse. Die vorgestellte universelle Synthesizer-Steuerschaltung ist für Synthesizer-Mikroschaltungen mit seriellem Dateneingang (KR1015XK2,3 usw. [8]) bestimmt. Synthesizer-Mikroschaltungen anderer Typen haben eine bequemere Schnittstelle und benötigen praktisch kein zusätzliches "Bodykit" (NJ8820-Mikroschaltung [2, 3]). Daher wird nur ein Blockdiagramm des Synthesizers gegeben, und selbst dann nicht alles. Darüber hinaus ist sein Hauptteil (mit Ausnahme von VD und LPF) normalerweise in den Mikroschaltungen von Frequenzsynthesizern enthalten (z. B. KR1015XK2,3; NJ8820 usw. [8]).
Das Blockschaltbild des Synthesizers [1] ist in Abb. 1 dargestellt, wobei folgende Bezeichnungen zulässig sind:
Der Steuercode des Synthesizers ist in Fig. 2 gezeigt.
Die wichtigsten Frequenzverhältnisse des Synthesizers: - dF - minimaler Frequenzrasterschritt; - dF=N*Fo, wobei N eine ganze Zahl ist, um die sich der Teilungsfaktor des VD ändert; - Fo - Referenzfrequenz von FD; - FBX - synthetisierte Frequenz Fin \uXNUMXd Fo * K * Kdpkd + Fo * N * Kps, wobei K der Teilungskoeffizient des VD (Kvd) ist. Berechnung der Teilungskoeffizienten ganze Zahl ohne Rest. Der Teilungskoeffizient des PS Kps \uXNUMXd (Fin / (Fo * K) - Kdpkd) / (N * Fo), d.h. der Rest der Division bei der Berechnung des Wirkungsgrades, dividiert durch die minimale Frequenzrasterstufe. Teilungskoeffizient OD Code = Fkv / Fo, d.h. die Frequenz des Referenzquarzes dividiert durch die Referenzfrequenz des PD. Einige Arten von Synthesizern haben feste OD-Teilungsverhältnisse (KR1015HKZ hat Code=1024; 2560; 5120). Rechenbeispiel für einen Synthesizer 1. Anfangsdaten: - Synthesizer - Mikroschaltung KR1015HKZ (Kdpkd <4095, Code 5120, 2560,1024; Fmax<10 MHz). - Externer Teiler K1507IE1 (Kvd 10/11,20/22,40/44); -Fin= 135000 kHz; -dF=25kHz. 2. Basierend auf Fin und Fmax wählen wir Kdel 20/22, d.h. Kvd=20, N=2. Als nächstes berechnen wir Fo als dF/N=25/2= 12,5 kHz. Nehmen wir Code=1024, dann Fkv=12,5*1024=12800 kHz. Wenn wir Kdel 40/44 nehmen, erhalten wir Fo=6,25 kHz und bei Code=1024 Fkv=6,25*1024=6400 kHz. Lassen Sie uns nun dFdpkd (Frequenzschritt pro DPKD-Codeeinheit) als FoKvd=b,25*40=250 definieren. Als nächstes können Sie den DPKD-Code und den PS-Code berechnen: Code DPKD = Fin/(dFdpkd == 135000/250 = 540. Da der Rest Null ist, Code PS = 0. Bei einer Frequenz von 135050 kHz ist der Rest = 50 und daher der Code PS=50/25=2. 3. Bei der Berechnung sind folgende Einschränkungen zu berücksichtigen: - minimale und maximale DPKD-Codes (bestimmt durch den ausgewählten Synthesizer-Typ); - der maximale PS-Code muss > Kvd sein; - maximale Frequenzen für Signal- und Referenzoszillatoreingänge. Universelle Synthesizer-Steuerschaltung Diese Version des Schemas ist für das UKW-FM-Band 145 MHz, 80 Haupt- und 80 Zusatzkanäle ausgelegt. Das Schema besteht aus zwei (unabhängigen) Hauptknoten: - Schema zum Generieren und Eingeben des Codes des Synthesizers; - Schema zur Generierung der Kanalnummer und -anzeige. Die Schaltung zur Generierung und Eingabe des Codes (Bild 3) ist für einen Synthesizer des Typs KR1015XK3 oder jeden anderen mit Codeeingabe in serieller Form (bis zu 32 Bit) ausgelegt. Die angegebene Variante ist für einen zwanzigstelligen Code ausgelegt.Um die Codekapazität zu ändern, muss die K-Neuberechnung des Zählers D2 geändert werden. Codes von in den Synthesizer eingegebenen Frequenzen werden im ROM aufgezeichnet. Wie man eine ROM-Firmware zusammenstellt, wird unten beschrieben.
Das Schema enthält die folgenden Knoten: - Generator und Gegenteiler durch 20 (D1.1, D1.2, D2, VD1, VD2); - Start- und Bindungsschema (D3, D1.5); - Schema zum Generieren von Code und Aufzeichnen von Signalen des Synthesizers (D5, D6, D1.3, D1.4, D4, VT1). Die Schaltung wird durch den START-Impuls gestartet. Die Bindungsschaltung erzeugt einen Zählfreigabeimpuls D2 und eine Stromversorgung D5, verbunden mit der Vorderflanke der Generatorimpulse D1, D2. Nach dem Zählen von 20 Impulsen kehrt die Triggerschaltung in ihren ursprünglichen Zustand zurück und die Stromversorgung wird von D5 getrennt. Daten werden vom Ausgang D6 ausgegeben, Dateneingangstakte zum Synthesizer werden vom Ausgang D4 ausgegeben, und ein Codeschreibsignal zum Synthesizer PDCA wird vom Ausgang 13 D3.2 ausgegeben (es kann einen konstant hohen Pegel haben). Funktionsweise der Universal-Synthesizer-Steuerschaltung 1. Der Code des ausgewählten Kanals wird eingestellt (TTL-Pegel an den Pins 1-6,23, 22,19D5). 2. Das Signal START (positiver Impuls) wird auf "1" gesetzt, Trigger D3.1. 3. Die positive Flanke des vom Generator erzeugten Taktes an D 1.1, D 1.2 wird auf "1" gesetzt Trigger D3.2. Ein Signal mit niedrigem Pegel von Pin 12 D3.2 ermöglicht den Zähler (Koeffizient 20) zu D2.1, D2.2, und ein Signal mit hohem Pegel von Pin 13 D3.2 ermöglicht die Ausgabe der Taktaufzeichnung an den Synthesizer über D4 und der ROM D5 wird unter Verwendung von D1.5 und VT1 mit Strom versorgt. Am Synthesizer-Auswahleingang (REC) wird ebenfalls ein hochpegeliges Signal gebildet. 4. Die in den Synthesizer eingegebenen Daten werden mit dem D6-Multiplexer in einen seriellen Code umgewandelt. 5. Datenaufnahmetakte werden aus den Generatorimpulsen D1.1, D1.2 durch die Elemente D1.3, D1.4, C2, C3, R4 gebildet. Der Taktimpuls des Generators wird verzögert, und dann wird aus seiner Vorderflanke ein kurzer Impuls gebildet. Somit fällt der Schreibtakt immer genau auf das entsprechende Datenbit. 6. Nachdem der Zähler 20 Impulse gezählt hat, erscheinen High-Pegel-Signale an den Pins 11 D2.2 und 5 D2.1, was zu einem High-Pegel-Signal an den Pins 4 D3.1 und 10 D3.2 führt. Die Trigger D3.1, D3.2 werden in ihren Anfangszustand gesetzt. Somit hört der Zähler auf zu zählen, der ROM wird vom Strom getrennt, die Zufuhr des Schreibtakts zum Synthesizer stoppt, das Synthesizer-Auswahlsignal (REC) wird niedrig und die eingegebenen Daten werden in die Synthesizer-Zähler eingegeben. 7. Nach dem Ändern des Codes muss ein START-Signal gegeben werden, und der neue Codewert wird in den Synthesizer eingegeben. 8. Die Schaltung ist auf CMOS-Mikroschaltungen aufgebaut, die mit einer Spannung von 3 ... 15 V versorgt werden können. Das ROM wird mit 5 V versorgt, und daher muss der Widerstand R6 abhängig von der Versorgungsspannung so gewählt werden, dass er eingeschaltet ist an das ROM angelegt, überschreitet es 5 .. .5,5 V nicht 9. Es sollte auch berücksichtigt werden, dass der Synthesizer normalerweise TTL-Pegel für Steuereingänge hat, so dass es notwendig sein kann, die Pegelklemmschaltungen für die dem Synthesizer zugeführten Signale einzuschalten. Pegelfestlegungsschaltung - ein Widerstand (1 ... 5 kOhm), der in Reihe mit dem Signalkreis geschaltet ist, und eine Diode, die über die Kathode mit dem Synthesizer-Leistungskreis verbunden ist. 10. Das obige Anpassungsschema ist nicht erforderlich. Die Frequenz des Generators ist bei den angegebenen Nennwerten nicht kritisch - etwa 100 kHz. Das Schema zum Generieren der Kanalnummer und -anzeige Die Schaltung (Fig. 4) enthält einen BCD-Zähler der Kanalnummer (D5, D6), der verwendet wird, um die Kanalnummer (D7, D8, HL1, HL2) anzuzeigen und das ROM zu adressieren. Die maximale Kanalzahl, die in diesem Schema implementiert werden kann, ist 99 (in dem obigen Schema ist die maximale Kanalzahl 80).
Wenn der Zähler eingeschaltet und übergelaufen ist, wird die Schaltung auf den 40. Kanal gesetzt (dies kann durch beliebiges Löten der Eingänge SO ... S3 der Zähler D5, D6 eingestellt werden). Die Tasten S1, S2 erhöhen oder verringern die Kanalnummer. Die S3-Taste dient zum Ändern des Synthesizer-Codes, um beispielsweise im Repeater-Modus die Sendefrequenz um 600 kHz zu reduzieren. Auf den Elementen D1.5, D1.6, D2.6, D4 wird ein Zählerinstallationsschema erstellt. An den Elementen C8...C11, VD4...VD7, R14...R18 ist eine START-Signalerzeugungsschaltung für die Synthesizer-Code-Eingabeschaltung hergestellt. Wie aus dem Diagramm ersichtlich, wird das START-Signal in folgenden Fällen generiert: - Ändern der Kanalnummer (mit den Tasten S1, S2); - Code-Änderung (durch Drücken und Loslassen der Taste S3); - beim Einschalten der Spannung (Elemente D1.5.D1.6). Schaltung zur Erzeugung des START-Signals Abbildung 5 zeigt eine Variante der Schaltung zur Erzeugung des START-Signals, die praktisch ist, wenn Codierschalter wie PP8-1 oder ähnliches anstelle einer elektronischen Schaltung zur Erzeugung der Kanalnummer verwendet werden. Bei dieser Schaltung handelt es sich tatsächlich um ein Schema zur Verknüpfung der Phase des Codeaufzeichnungsimpulses im DPCD mit der Phase der Referenzfrequenz des Synthesizers, wodurch das Auftreten von Fehlanpassungsimpulsen am Ausgang des Phasendiskriminators des Synthesizers beim Schreiben eines konstanten Codes vermieden wird im DPCD.
Betrieb der START-Signalerzeugungsschaltung (Fig. 5) Aus dem positiven Differenzimpuls des Generators wird ein kurzer positiver START-Impuls erzeugt, der der Synthesizer-Steuerschaltung zugeführt wird. Aus dem negativen Abfall des Generatorimpulses wird ein Triggerimpuls erzeugt, um den Trigger auf „1“ zu setzen. Ein positiver Abfall des Synthesizer-Referenzfrequenzsignals (Pin 14 KR1015ХКЗ) setzt den Trigger auf „0“ zurück. Das Signal (negative Flanke) vom Ausgang des Triggers gibt die in den Synthesizer eingegebenen Informationen in seine Zähler ein. Auf diese Weise ist die Informationsaufzeichnung zeitlich an die Referenzfrequenz des Synthesizers gebunden und das Auftreten von Fehlanpassungsimpulsen am Ausgang des Phasendetektors des Synthesizers sowie der Frequenzabfall im PLL-Ring werden eliminiert. Die Oszillatorfrequenz sollte entsprechend der Reaktionsgeschwindigkeit der Schaltung auf einen Kanalwechsel (1...10 Hz) gewählt werden. Es ist zu beachten, dass das vom Synthesizer kommende Signal einen hohen Pegel hat - etwa 5 V. Daher arbeitet die Schaltung mit einer Versorgungsspannung von maximal 9 V. Andernfalls muss am Ausgang eine Pegelklemmschaltung installiert werden . Das Schema ist für die Nennwerte der Elemente nicht kritisch und erfordert keine Konfiguration. Autor: S. Gurov, St. Petersburg; Veröffentlichung: N. Bolschakow, rf.atnn.ru
Maschine zum Ausdünnen von Blumen im Garten
02.05.2024 Fortschrittliches Infrarot-Mikroskop
02.05.2024 Luftfalle für Insekten
01.05.2024
▪ Sonnenkollektoren sind dünner als Spinnweben ▪ Medizinische Masken mit Kupfer-Nanoschicht
▪ Abschnitt der Website Erdung und Erdung. Artikelauswahl ▪ Artikel Entlang der Hauptstraße mit einem Orchester. Populärer Ausdruck ▪ Artikel Warum fallen wir nicht vom Fahrrad? Ausführliche Antwort ▪ Artikel Schachtelhalm überwintern. Legenden, Kultivierung, Anwendungsmethoden ▪ Artikel Quarzoszillatoren über Harmonische. Enzyklopädie der Funkelektronik und Elektrotechnik ▪ Artikel Rätsel um Blumen und Pflanzen
Startseite | Bibliothek | Artikel | Sitemap | Site-Überprüfungen
www.diagramm.com.ua |
Siehe andere Artikel Abschnitt 
Neueste Nachrichten aus Wissenschaft und Technik, neue Elektronik:
Alle Sprachen dieser Seite