MENÜ English Ukrainian Russisch Startseite

Kostenlose technische Bibliothek für Bastler und Profis Kostenlose technische Bibliothek


ENZYKLOPÄDIE DER FUNKELEKTRONIK UND ELEKTROTECHNIK
Kostenlose Bibliothek / Schemata von radioelektronischen und elektrischen Geräten

Moderne FPGAs von XILINX: VIRTEX-Serie. Vergleichsdaten

Kostenlose technische Bibliothek

Lexikon der Funkelektronik und Elektrotechnik / Anwendung von Mikroschaltungen

 Kommentare zum Artikel

2014 feiert das amerikanische Unternehmen Xilinx sein 30-jähriges Bestehen. Bereits in einem frühen Stadium seines Bestehens, im Jahr 1984, schlug das Unternehmen eine neue Art von Logikschaltungen vor - vom Benutzer umprogrammierbare Basismatrixkristalle (Field Programmable Gate Array oder FPGA). ICs gaben dem Elektronikdesigner die Vorteile von Standard-Basismatrixkristallen und ermöglichten ihm gleichzeitig, den IC auf der Baustelle zu entwerfen, zu konfigurieren, zu debuggen, Fehler zu beheben und neu zu konfigurieren. Dadurch hat sich die Flexibilität des Geräts verbessert und die Time-to-Market fertiger Produkte deutlich verkürzt. Was sind die Errungenschaften von Xilinx bis heute?

Einführung

Heute veröffentlicht Xilinx mehrere Serien von FPGAs. Sie werden unterteilt in FPGA - vom Benutzer umprogrammierbare Basismatrixkristalle - und CPLD (Complex Programmable Logic Devices) - komplexe programmierbare Logikbausteine. In jeder Serie - von einer bis zu mehreren Familien, die wiederum Mikroschaltungen enthalten, die sich in Kapazität, Geschwindigkeit und Gehäusetyp unterscheiden (siehe Abbildung). Die Hauptmerkmale der Xilinx FPGAs (Stand Anfang 2004):

• eine beträchtliche Menge an Ressourcen: mehr als 10 Millionen Systemgatter pro Chip;
• hohe Leistung: Systemfrequenzen über 400 MHz;
• fortschrittliche Fertigungstechnologie: topologische Standards bis 90 nm, neunschichtige Metallisierung, einschließlich Kupfer;
• hochgradig flexible Architektur mit vielen Systemmerkmalen: internes verteiltes und Block-RAM, schnelle Übertragungslogik, interne Drittzustandspuffer usw.;
• Möglichkeit der Initialisierung und Überprüfung über JTAG;
• Möglichkeit der Programmierung direkt im System;
• breites Spektrum: von kostengünstigen und relativ einfachen Mikroschaltungen zur Umsetzung umfangreicher Logikprojekte bis hin zu sehr komplexen Mikroschaltungen für Projekte zur digitalen Hochgeschwindigkeitssignalverarbeitung, Modellierung und Prototypenentwicklung neuer Prozessortypen, Computergeräte usw.;
• kurzer Entwurfszyklus und geringe Kompilierzeit;
• kostengünstige Design-Tools (einschließlich kostenloser).

Xilinx produziert FPGAs basierend auf drei Arten von Speicher:

• SRAM (FPGA-Typ). In diesem Fall wird die Schaltungskonfiguration im internen „Schatten“-RAM gespeichert und die Initialisierung erfolgt über ein externes Speicherarray. Die Konfigurationssequenz (Bitstream) kann direkt im System in den FPGA geladen und unbegrenzt oft neu geladen werden. Das FPGA wird automatisch von einem externen Boot-ROM initialisiert, wenn die Versorgungsspannung angelegt oder durch ein spezielles Signal erzwungen wird. Der Initialisierungsprozess dauert 20–200 ms. Während dieser Zeit befinden sich die FPGA-Pins in einem hochohmigen Zustand (auf eine logische Eins gezogen). Zu den FPGAs dieser Art gehören Chips der Serien Virtex und Spartan;
• Flash-Speicher. Die Konfiguration wird im internen nichtflüchtigen Flash-Speicher gespeichert und kann jederzeit direkt von einem PC über den JTAG-Port überschrieben werden, sodass kein Programmierer erforderlich ist. JTAG bietet auch interne Tests der Schaltung an. CPLDs der XC9500-Familie werden mit dieser Technologie hergestellt;
• EEPROM. Bei solchen FPGAs wird die Konfiguration in einem internen nichtflüchtigen EEPROM gespeichert und kann jederzeit direkt vom PC aus überschrieben werden. CPLDs der CoolRunner-Familie werden mit dieser Technologie hergestellt.

Während der Debug-Phase kann die Konfiguration mit drei Kabeltypen von einem Computer heruntergeladen werden: MultiPRO Desktop Tool, Parallelkabel IV und MultiLinx-Kabel. Alle Kabel unterstützen die CPLD-Chip-Programmierung ohne JTAG-Port. Bei der Auswahl eines Kabels müssen die folgenden Eigenschaften berücksichtigt werden:

MultiPRO Desktop-Tool wird an einen PC-Parallelport angeschlossen, unterstützt die systeminterne Programmierung/Konfiguration aller Xilinx-FPGAs sowie die Offline-Programmierung von FPGAs der CoolRunner-ll-Familie und PROMs der Serien XC18V00 und PlatformFlash. Gleichzeitig ermöglichte das Vorhandensein in einem Satz sowohl des Programmiergeräts selbst als auch des Download-Kabels, die Kosten eines Satzes von Tools zum Debuggen und Programmieren zu reduzieren;

Parallelkabel IV verbindet sich mit dem parallelen Port des PCs, unterstützt FPGA-Boot und CPLD-Programmierung sowie das Zurücklesen der Konfiguration über den JTAG-Port. Die Versorgungsspannung wird von einer externen 5-V-Quelle geliefert. Im Lieferumfang des Kabels ist ein Adapter zur Spannungsversorgung des Kabels vom PS/2-Anschluss des Computers enthalten;

MultiLinx-Kabel wird an den RS-232-Port eines PCs oder einer Workstation sowie an den USB-Port eines PCs angeschlossen. Die Versorgungsspannung (5; 3,3; 2,5 V) wird von der Platine geliefert.

Moderne FPGAs von XILINX: VIRTEX-Serie. Vergleichsdaten. Xilinx-FPGA
Reis. 1. Xilinx-FPGA

Xilinx bietet ein komplettes Softwarepaket, mit dem Sie ein Projekt auf Basis seiner FPGAs implementieren können. Die Software umfasst Schaltplan- und Texteingabe, VHDL/Verilog-Synthese, Funktionssimulation, Die Tracer, Post-Route-Simulation und vieles mehr. Darüber hinaus entwickelt Xilinx spezielle Module, sogenannte logische Kerne, die als Bibliothekselemente beim Entwurf von FPGA-basierten Geräten verwendet werden können.

Kurze Klassifizierung moderner XILINX-Mikroschaltkreise

Bisher sind die folgenden Xilinx-FPGAs die vielversprechendsten:

• FPGA-Serie Virtex;
• FPGA der Spartan-Serie, mit Ausnahme von Chips der Familien Spartan (Versorgungsspannung 5 V) und Spartan-XL (3,3 V);
• CPLD XC9500-Serie;
• CPLD der Serie CoolRunner-ll.

Die Verwendung anderer aktuell produzierter FPGA-Serien von Xilinx in Neuentwicklungen wird nicht empfohlen. Daher werden wir sie nicht berücksichtigen.

VIRTEX-Serie

Die FPGA-Serie umfasst vier Familien: Virtex, Virtex-E, Virtex-ll und Virtex-ll Pro. Die Virtex-Serie wurde Ende 1998 veröffentlicht und erweiterte die traditionellen FPGAs vom FPGA-Typ um eine leistungsstarke Reihe von Funktionen, um die Herausforderungen des Hochleistungssystemdesigns zu lösen. FPGA-Chips der Serie zeichnen sich durch eine flexible Architektur aus, bestehend aus einer Matrix konfigurierbarer Logikblöcke (Configurable Logic Blocks – CLB), umgeben von programmierbaren I/O-Blöcken (Input-Output Blocks – SE). Dedizierte Overdrive-Logik für Hochgeschwindigkeitsarithmetik, dedizierte Multiplikatorunterstützung, kaskadierbare Ketten für High-Input-Funktionen, mehrere taktfähige Register/Latches mit synchronem/asynchronem Reset und Set, interne Tri-State-Busse gleichen Geschwindigkeit und Logikpackungsdichte aus.

Das hierarchische System von Speicherelementen der Reihenmikroschaltungen umfasst: verteilten Speicher basierend auf Nachschlagetabellen mit vier Eingängen (4-LUT – Nachschlagetabelle), konfiguriert entweder als ein 16-Bit-RAM oder ein 16-Bit-Schieberegister; eingebauter Blockspeicher (jeder Block ist als synchroner Dual-Port-RAM konfiguriert) und Schnittstellen zu externen Speichermodulen. FPGAs der Serie unterstützen die meisten I/O-Standards (SelectIO™-Technologie), und FPGAs späterer Familien unterstützen differenzielle Signalübertragungsstandards – LVDS (Low-Voltage Differential Signaling), BLVDS (Bus LVDS), LVPECL (Low-Voltage Positive Emitter- Gekoppelte Logik ). Integrierte Hochgeschwindigkeits-Zeitsteuerschaltungen sind vorhanden. Das Design wird mit dem Softwarepaket ISE (Integrated Software Environment) ausgeführt, das auf einem PC oder einer Workstation ausgeführt wird: ISE BaseX, ISE Foundation, ISE Alliance. Chips der Virtex-Serie werden mit topologischen Normen von 0,22-0,15 Mikrometer und Mehrschichtmetallisierung hergestellt. Alle Mikroschaltkreise der Serie werden zu 100 % im Werk getestet.

Werfen wir einen genaueren Blick auf die Hauptfamilien von Mikroschaltungen, die in der Virtex-Serie enthalten sind.

Virtex-Familie - die vierte Generation von FPGA-Chips nach der Veröffentlichung des ersten FPGA dieses Typs im Jahr 1984. Zum ersten Mal ermöglichten die FPGA-Mikroschaltungen der Familie nicht nur die Implementierung gewöhnlicher Logikfunktionen, sondern auch Operationen, die noch immer von separaten spezialisierten Produkten ausgeführt werden. Mit dem Aufkommen der Virtex-Familie haben sich FPGAs von der Kategorie der verbindenden Logikschaltungen in die Kategorie der programmierbaren Bauelemente bewegt, die als Zentrum digitaler Systeme dienen.

Die Hauptmerkmale der Virtex-FPGA-Familie: hohe Leistung (bis zu 200 MHz), große logische Kapazität (50-1 Million Systemgatter), Kernversorgungsspannung 2,5 V, Kompatibilität mit dem 66-MHz-PCI-Bus, Unterstützung für die " Hot-Swap"-Funktion für Compact PCI (Tabelle 1). Die Chips der Familie unterstützen 16 Hochleistungs-I/O-Standards, darunter LVTTL, LVCMOS2, PCI33, PCI66, GTL/GTL+, SSTL, HSTL, AGP und CTT, sowie die direkte Verbindung zu KZBTRAM-Geräten. Die eingebauten Timing-Steuerschaltungen umfassen vier eingebaute DLL-Delay-Locked-Loop-Module und vier weiträumige Taktverteilungsnetzwerke mit schnellen Flankenanstiegen plus 24 lokale Taktnetzwerke. Jeder Block des Onboard-Speichers ist als synchroner Dual-Port-RAM mit 4 KB konfiguriert (maximale Gesamtkapazität 128 KB).

Tabelle 1. Parameter von Mikroschaltungen der Virtex-Familie

Parameter XCV50 XCV100 XCV150 XCV200 XCV300 XCV1000 XCV1000 XCV800 XCV150
Matrix KLB 16x24 20x30 24x36 28x42 32x48 40x60 48x72 56x84 64x96
Anzahl der logischen Zellen 1728 2700 3888 5292 6912 10800 15552 21168 27648
Anzahl der Systemventile 57906 108904 164674 236666 322970 468252 661111 888439 1124022
Blockspeichergröße, Bit 32768 40960 49152 57344 65536 81920 98304 114688 131072
Menge des verteilten Speichers, Bit 24576 38400 55296 75264 98304 153600 221184 301056 393216
Anzahl der DLL-Elemente 4
Anzahl der unterstützten E/A-Standards 17
Geschwindigkeitsabstufung, Klasse 4,5,6
Anzahl Benutzerkontakte, max. (MCPC) 180 180 260 284 316 404 512 512 512
MChPK in CS144-Gehäusen (12x12 mm) 94 94 _ _ _ _ _ _ _
TQ144 (20x20mm) 98 98 - - - - - - -
PQ240/HQ240 (32 x 32 mm) 166 166 166 166 166 166 166 166 -
BG256 (27 x 27 mm) 180 180 180 180 - - - - -
BG352 (35 x 35 mm) - - 260 260 260 - - - -
BG432 (40 x 40 mm) - - - - 316 316 316 316 -
BG560 (42,5 x 42,5 mm) - - - - - 404 404 404 404
FG256 (17 x 17 mm) 176 176 176 176 - - - - -
FG456 (23 x 23 mm) - - 260 284 312 - - - -
FG676 (27 x 27 mm) - - - - - 404 444 444 -
FG680 (40 x 40 mm) - - - - - - 512 512 512

Die Mikroschaltungen der Familie werden gemäß der 0,22-Mikron-CMOS-Technologie mit fünfschichtiger Metallisierung hergestellt.

Virtex-E-Familie, das bereits im September 1999 veröffentlicht wurde, ist in seinen Eigenschaften und Eigenschaften mit spezialisierten ASICs vergleichbar. FPGA-Chips der Familie sind für den Datenaustausch und digitale Signalverarbeitungssysteme konzipiert. Im Vergleich zu Mikroschaltungen der ersten Familie zeichnen sie sich durch höhere Leistung (Systemfrequenz bis 320 MHz) und größere logische Kapazität (über 2 Millionen Systemgatter, Tabelle 2) aus. Wie die Vorgängerfamilie bietet die SelectIO™-Technologie Unterstützung für mehrere I/O-Standards, darunter zum ersten Mal differenzielle Übertragungsstandards – LVDS, BLVDS, LVPECL. Die Chips der Familie unterstützen 32/64-Bit, 33/66-MHz PCI. Die Core-Versorgungsspannung beträgt 1,8 V. Das hierarchische dreistufige Speichersystem ist genauso aufgebaut wie in der vorherigen Familie. Die maximale Kapazität des Blockspeichers wurde jedoch um das 8,75-fache erhöht - auf bis zu 1120 kbit. Es gibt auch schnelle Schnittstellen zu externem Hochleistungs-RAM wie 200MHz ZBTSRAM und 200Mbps DDR SDRAM.
Die Entstehung der Virtex-E-Chipfamilie wurde durch den Übergang von der 0,22-µm-CMOS-Technologie mit Fünf-Lagen-Plattierung zu 0,18-µm-Prozessen und Sechs-Lagen-Plattierung ermöglicht.

Somit wird in den Mikroschaltungen dieser Familie im Vergleich zu Virtex Folgendes erhöht:

• äquivalente logische Kapazität (dreimal);
• Anzahl der unterstützten Ein-/Ausgabestandards (von 17 bis 20);
• maximale Anzahl von Benutzer-E/A-Pins (1,5-mal, von 512 bis 804);
• Leistung der I/O-Einheiten (1,5-fach – von 200 bis 320 MHz);
• die Anzahl der eingebauten Delay-Tuning-Module - DLL-Module (zweimal - von vier bis acht);
• Anzahl der Benutzer-E/A-Blöcke (bis zu 560).

Tabelle 2. Chipparameter der Virtex-E-Familie

Parameter XCV50E XCV100E XCV200E XCV300E XCV400E XCV600E XCV200E XCV600E XCV300E
Matrix KLB 16x24 20x30 28x42 32x48 40x60 48x72 64x96 72x108 80x120
Anzahl der logischen Zellen 1728 2700 5292 6912 10800 15552 27648 34992 43200
Anzahl der Systemventile 71693 128236 306393 411955 569952 952 1569178 2188742 2541952
Blockspeichergröße, Bit 65536 81920 114688 131072 163840 294912 393216 589824 655360
Menge des verteilten Speichers, Bit 24576 38400 75264 98304 153600 221184 393216 497664 614400
Anzahl der DLLs 8
Anzahl der unterstützten E/A-Standards 20
Geschwindigkeitsabstufung, Klasse 6,7,8
Maximale Anzahl von Benutzerkontakten (MPPC) 176 176 284 316 404 512 660 724 804
MChPK in CS144-Gehäusen (12x12 mm) 94 94 94 _ _ _ _ _ _
PQ240/HQ240 (32 x 32 mm) 158 158 158 158 158 158 158 - -
BG352 (35 x 35 mm) - 196 260 260 - - - - -
BG432 (40 x 40 mm) - - - 316 316 316 - - -
BG560 (42,5 x 42,5 mm) - - - - - - 404 404 404
FG256 (17 x 17 mm) 176 176 176 176 - - - - -
FG456 (23 x 23 mm) - - 284 312 - - - - -
FG676 (27 x 27 mm) - - - - 404 444 - - -
FG680 (40 x 40 mm) - - - - - 512 512 512 512
FG860 (42,5 x 42,5 mm) - - - - - - 660 660 660
FG900 (31 x 31 mm) - -
-
- - 512 660 700 -
FG1156 (35 x 35 mm) - -
-
- - - 660 724 804

Viele leistungsstarke Netzwerk- und Bildverarbeitungssysteme benötigen viel RAM. Als Reaktion darauf veröffentlichte Xilinx Anfang 2000 eine Version der Virtex-E-Familie mit erhöhter Speicherkapazität – Virtex-EM (XCV504E und XCV812E).

Tabelle 3. Parameter von Mikrochips mit erhöhter Blockspeicherkapazität der Virtex-EM-Familie

Parameter XCV405E XCV812E
Matrix KLB 40x60 56x84
Anzahl der logischen Zellen 10 800 21168
Anzahl der Systemventile 1373634 2348810
Blockspeichergröße, Bit 573440 1146880
Menge des verteilten Speichers, Bit 153600 301056
Anzahl der DLLs 8 8
Anzahl der unterstützten E/A-Standards 20 20
Geschwindigkeitsabstufung, Klasse 6,7,8 6,7,8
ICPC 404 556
MChPK in BG560-Gehäusen (42,5 x 42,5 mm) 404 -
FG676 (27 x 27 mm) 404 -
FG900 (31 x 31 mm) - 556

Diese Mikroschaltungen sind eine effektive und zuverlässige Plattform für den Aufbau von Vermittlungssystemen mit einer Übertragungsgeschwindigkeit von 160 Gbit/s (Tabelle 3). Ein hoher Durchsatz wird erreicht, indem das Volumen des Dual-Port-Blockspeichers auf 1 Mbit erhöht wird und zwei Schichten (oben und Taktsignalverteilung) verwendet werden, die in Kupfertechnologie in der sechsschichtigen Metallisierung hergestellt werden.

Virtex II-Familie implementiert eine neue Ideologie für die Bildung von FPGA-Plattformen, die es FPGAs ermöglicht, die Hauptkomponente eines digitalen Geräts zu werden. Auf einem Chip der Virtex-ll-Familie können Sie ein komplexes digitales System mit einer logischen Kapazität von bis zu 8 Millionen Systemgattern erstellen. Gleichzeitig wird im Vergleich zu einer kundenspezifischen integrierten Schaltung gleicher Funktionalität die Entwicklungszeit deutlich verkürzt. Die Virtex-ll-Familie umfasst 11 Mikroschaltkreise, die sich in der logischen Kapazität unterscheiden (Tabelle 4).

Tabelle 4. Hauptparameter des FPGA der Virtex-ll-Familie

Parameter XC2V40 XC2V80 XC2V250 XC2V50 XC2V1000 XC2V1500 XC2V2000 XC2V3000 XC2V4000 XC2V6000 XC2V8000
Anzahl der Systemventile 40 80 250 500 1 M 1,5 M 2 М 3 М 4 М 6 M 8 М
Matrix KLB 8x8 16x8 24x16 32x24 40x32 48x40 56x48 64x56 80x72 96x88 112x104
Anzahl der logischen Zellen 576 1152 3456 6912 11520 17280 24192 32256 51840 76032 104832
Anzahl der Register im KLB 512 1024 3072 6144 102430 15360 21504 28672 46080 67584 93184
Menge des verteilten Speichers, kbps 8 16 48 96 160 240 336 448 720 1056 1456
Blockspeichergröße, kbps 72 144 432 576 720 864 1008 1728 2160 2592 3024
Anzahl Multiplikatoren 18x18 4 8 24 32 40 48 56 96 120 144 168
Anzahl der DCMs 4 8 8 8 8 8 8 12 12 12 12
Taktfrequenz DCM, MHz, min./max. 24/420 24/420 24/420 24/420 24/420 24/420 24/420 24/420 24/420 24/420 24/420
Geschwindigkeitsabstufung, Klasse 4,5,6
ICPC 88 120 200 264 432 528 624 720 912 1 104 1 108
Differentialpaare 44 60 100 132 216 264 312 360 456 552 554
MChPK in CS144-Gehäusen (12x12 mm) 88 92 92 - - - - - - - -
BG575 (31 x 31 mm) - - - - 328 392 - - - - -
BG728 (35 x 35 mm) - - - - - - - 516 - - -
FG256 (17 x 17 mm) 88 120 172 172 172 - - - - - -
FG456 (23 x 23 mm) - - 200 264 324 - - - - - -
FG676 (27 x 27 mm) - - - - - 392 456 484 - - -
FF896 (31 x 31 mm) - - - - 432 528 624 - - - -
FF1152 (35 x 35 mm) - - - - - - - 720 824 824 824
FF1517 (40 x 40 mm) - - - - - - - - 912 1104 1108
BF957 (40x40mm) - - - - - - 624 684 684 684 -

Die Familie eignet sich für das Design einer breiten Klasse von Hochleistungssystemen mit niedrigem und hohem Integrationsgrad, wie z. B. Datenkommunikationsgeräten und digitalen Signalverarbeitungsgeräten. Chips der Virtex-ll-Familie realisieren komplette Lösungen im Bereich Telekommunikation, Netzwerksysteme, drahtlose Kommunikation, digitale Signalverarbeitung unter Verwendung von Schnittstellen mit PCI, LVDS und DDR. Ein Beispiel für solche Lösungen ist die Implementierung von PowerPC 405- und MicroBlaze-Prozessoren. Die für die Herstellung von Mikroschaltkreisen verwendete CMOS-Technologie mit topologischen Normen von 0,12-0,15 Mikrometer und acht Metallisierungsschichten ermöglicht die Umsetzung von Projekten mit hoher Geschwindigkeit und geringem Stromverbrauch.

Die logische Kapazität der Mikroschaltungen der Virtex-ll-Familie beträgt 40 bis 8 Millionen Systemgatter auf einem Chip, die interne Taktfrequenz übersteigt 400 MHz, die Datenaustauschrate beträgt mehr als 840 Mbit / s pro Eingangs-Ausgangs-Pin. Die Größe des verteilten Speichers erreicht 1,5 Mbit, der eingebaute Speicher, der auf Blöcken von Dual-Port-RAM mit einer Kapazität von jeweils 18 kbit implementiert ist, beträgt 3 Mbit. Schnittstellen zu externen Speichermodulen wie DDR-SDRAM, QDR™-SRAM und Sigma RAM sind vorhanden.

Die Mikroschaltungen der Familie enthalten Multiplikatorblöcke mit 18 x 18 Bit, bis zu 93184 Register/Latches mit Taktaktivierung und synchronem/asynchronem Zurücksetzen und Setzen sowie 93184 Funktionsgeneratoren (4-LUTs). Die Zeitsteuerung wird von bis zu 12 Zeitsteuerungsmodulen (DCMs) und 16 globalen Taktmultiplexern bereitgestellt. Bietet Feinabstimmung von Taktflanken, Frequenzmultiplikation, Frequenzteilung, hochauflösende Phasenverschiebung und EMI-Schutz.

Die verwendete Active Interconnect-Technologie ermöglicht es, eine segmentierte Routing-Struktur der vierten Generation mit vorhersagbaren Verzögerungen zu erhalten, die nicht vom Ausgangs-Fanout-Faktor abhängen.

Bis zu 1108 benutzerprogrammierbare E/A-Blöcke, 19 einpolige und sechs differenzielle E/A-Standards unterstützen die meisten digitalen Signalstandards. Eingebaute Eingangs- und Ausgangsregister mit doppelter Datenrate bieten LVDS-Signalisierung bei 840 Mbit/s. Programmierbare Stromkapazität - 2-24 mA pro Ausgang.

Die Impedanz jedes E/A-Blocks ist programmierbar. Virtex-ll-Chips sind mit PCI-133/66/33-MHz-Bussen kompatibel. Es gibt fünf Konfigurationslademodi. Die Verschlüsselung der Konfigurationssequenz erfolgt nach dem Standard TRIPLE DES, die Konfigurationsunterstützung nach dem Standard IEEE 1532. Eine teilweise Rekonfiguration ist möglich. Die Versorgungsspannung des Kristallkerns beträgt 1,5 V, die I / O-Blöcke - 1,5-3,3 V, je nach programmiertem Signalstandard.

Chips werden unter Verwendung von CMOS-Technologie mit Designstandards von 0,15 µm (die Kanallänge von Hochgeschwindigkeitstransistoren beträgt 0,12 µm) und acht Metallisierungsschichten hergestellt.

Virtex-ll Pro-Familie wurde entwickelt, um Systeme basierend auf intelligenten IP-Kernen und benutzerdefinierten parametrierbaren Modulen zu erstellen. Die Mikroschaltkreise der Familie sind für die Implementierung kompletter Lösungen in den Bereichen Telekommunikation, drahtlose Kommunikation, Vernetzung, Video und digitale Signalverarbeitung optimiert. Die Chiparchitektur verfügt erstmals über RocketIO-Multibit-Transceiver und PowerPC-Prozessorkerne. Sie werden in CMOS-Technologie mit einer topologischen Norm von 0,13 Mikrometern und einer neunschichtigen Kupfermetallisierung hergestellt, wodurch die Größe des Kristalls und der Stromverbrauch im Vergleich zu den Chips der vorherigen Serie reduziert werden konnten.

Tabelle 5. Hauptparameter des FPGA der Virtex-ll Pro-Familie

Parameter XC2VP2 XC2VP4 XC2VP7 XC2VP20 XC2VP30 XC2VP40 XC2VP50 XC2VP70 XC2VP100 XC2VP125
Anzahl der eingebauten RocketIO-Blöcke 4 4 8 8 8 0, 12 0,16 16,2 0,2 0, 20, 24
Anzahl der PowerPC-Kerne 0 1 1 2 2 2 2 2 2 4
Matrix KLB 16x22 40x22 40x34 56x46 80x46 88x58 88x70 104x82 120x94 136x106
Anzahl der logischen Zellen 3168 6768 11088 20880 30816 43632 53136 74448 99216 125136
Anzahl der Register im KLB 2816 6016 9856 18560 27392 38784 47232 66176 88192 111232
Menge des verteilten Speichers, kbps 44 94 154 290 428 606 738 1034 1378 1738
Blockspeichergröße, kbps 216 504 792 1584 2 448 3456 4176 5904 7992 10008
Anzahl Multiplikatoren 18x18 12 28 44 88 136 192 232 328 444 556
Anzahl der DCMs 4 4 4 8 8 8 8 8 12 12
Taktfrequenz DCM, MHz, min./max. 24/420 24/420 24/420 24/420 24/420 24/420 -
-
-
-
Geschwindigkeitsabstufung, Klasse 5,6,7
ICPC 204 348 396 564 692 804 852 996 1 164 1200
MChPK in FG256-Gehäusen (17 x 17 mm) 140 140 - - - 416 - - - -
FG456 (23 x 23 mm) 156 248 248 - - 692 692 - - -
FG676 (27 x 27 mm) - - - 404 416 804 812 - - -
FF672 (27 x 27 mm) 204 348 396 - - - 852 964 - -
FF896 (31 x 31 mm) - - 396 556 556 - - 996 1040 1040
FF1152 (35 x 35 mm) - - - 564 644 - - - 1164 1200

Die Architektur der Matrizen Virtex-ll und Virtex-ll Pro ist dieselbe. Auch die meisten technischen Merkmale stimmen überein (Tabelle 5). Die Unterschiede zwischen den Chips der beiden Familien sind wie folgt:

• untere Grenze der peripheren Versorgungsspannung: 2,5 V gegenüber 3,3 V für die Virtex-ll-Serie;
• höhere Leistung von Virtex-ll Pro;
• unterschiedliche Pinbelegung und Konfigurationsreihenfolge, obwohl Designs, die auf Chips der Virtex-ll-Serie erstellt wurden, auf Chips der Virtex-ll-Pro-Serie übertragen werden können;

Die Virtex-ll Pro-Serie ist die erste FPGA-Familie von FPGAs mit eingebetteten RocketIO-Transceivern und PPC405-Prozessorkernen.

RocketIO ist ein serieller Vollduplex-Transceiver (SERDES), der Verbindungen von 2 bis 24 Kanälen mit Bandbreiten von 622 Mbit/s bis 3,125 Gbit/s unterstützt. Bidirektionale Datenübertragungsrate -120 GB / s. In jedem Kanal ist eine interne Rückkopplungsschleife möglich. Der Transceiver verfügt über Funktionen wie eingebaute Takterzeugung und -wiederherstellung (CDR), Frequenzausgleich durch Einfügen/Löschen von Zeichen, programmierbare Kommabegrenzung, interne 8-, 16- oder 32-Bit-Schnittstelle, 8-/10-Bit-Encoder, und Decoder. RocketIO ist kompatibel mit Fibre Channel, Gigabit Ethernet, 10 Gb Attachment Unit Interface (XAUI) Übertragungsprotokollen und Breitband-Transceivern. Vom Benutzer konfigurierbare interne Empfänger/Sender-Terminierungen sind 50/75 Ohm. Es stehen fünf Stufen der Ausgangsdifferenzspannung zur Verfügung, vier Stufen der Vorverzerrung sind wählbar. Transceiver-Versorgungsspannung 2,5 V.

Die PowerPC-Prozessoreinheit ist ein eingebetteter Kern mit einer Taktfrequenz von bis zu 400 MHz mit einer Harvard-Architektur, einem fünfstufigen Pipeline-Datenübertragungsweg und Hardware-Multiplizieren/Teilen. Der Block enthält außerdem zweiunddreißig 32-Bit-Universalregister, assoziative bidirektionale Befehls- und Daten-Caches mit einer Kapazität von jeweils 16 Kb, einen Speicherverwaltungsblock, Translation Look Aside Buffers (TLBs) mit 64 Eingängen und ein On-Board-Special Speicherschnittstelle . Seitengrößen können von 1K bis 16 Mbit/s variieren. Es gibt einen eingebauten Timer. Die Prozessoreinheit unterstützt die IBM CoreConnect-Busarchitektur, Debug- und Trace-Operationen. Sein Stromverbrauch ist gering: 0,9 mW/MHz.

Das FPGA der Virtex-Serie, das auf fortschrittlicher Industrietechnologie basiert und sich durch hohe Leistung und Kosteneffizienz auszeichnet, ist einer der Haupttypen von programmierbaren Logikschaltungen, die von Entwicklern auf der ganzen Welt verwendet werden. Und seit ihrer Veröffentlichung im März 2002 hat Xilinx über 100 PowerPC-Kerne basierend auf Virtex-ll Pro FPGA-Chips ausgeliefert.

Autor: M. Kuzelin; Veröffentlichung: cxem.net

Siehe andere Artikel Abschnitt Anwendung von Mikroschaltungen.

Lesen und Schreiben nützlich Kommentare zu diesem Artikel.

<< Zurück

Neueste Nachrichten aus Wissenschaft und Technik, neue Elektronik:

Kunstleder zur Touch-Emulation 15.04.2024

In einer modernen Technologiewelt, in der Distanz immer alltäglicher wird, ist es wichtig, die Verbindung und das Gefühl der Nähe aufrechtzuerhalten. Jüngste Entwicklungen bei künstlicher Haut durch deutsche Wissenschaftler der Universität des Saarlandes läuten eine neue Ära der virtuellen Interaktionen ein. Deutsche Forscher der Universität des Saarlandes haben ultradünne Folien entwickelt, die das Tastgefühl über eine Distanz übertragen können. Diese Spitzentechnologie bietet neue Möglichkeiten der virtuellen Kommunikation, insbesondere für diejenigen, die weit von ihren Lieben entfernt sind. Die von den Forschern entwickelten ultradünnen, nur 50 Mikrometer dicken Folien lassen sich in Textilien integrieren und wie eine zweite Haut tragen. Diese Folien fungieren als Sensoren, die taktile Signale von Mama oder Papa erkennen, und als Aktoren, die diese Bewegungen an das Baby weiterleiten. Durch die Berührung des Stoffes durch die Eltern werden Sensoren aktiviert, die auf Druck reagieren und den ultradünnen Film verformen. Das ... >>

Petgugu Global Katzenstreu 15.04.2024

Die Pflege von Haustieren kann oft eine Herausforderung sein, insbesondere wenn es darum geht, Ihr Zuhause sauber zu halten. Das Startup Petgugu Global hat eine neue interessante Lösung vorgestellt, die Katzenbesitzern das Leben erleichtert und ihnen hilft, ihr Zuhause perfekt sauber und ordentlich zu halten. Das Startup Petgugu Global hat eine einzigartige Katzentoilette vorgestellt, die den Kot automatisch ausspülen kann und so Ihr Zuhause sauber und frisch hält. Dieses innovative Gerät ist mit verschiedenen intelligenten Sensoren ausgestattet, die die Toilettenaktivität Ihres Haustieres überwachen und nach dem Gebrauch eine automatische Reinigung aktivieren. Das Gerät wird an die Kanalisation angeschlossen und sorgt für eine effiziente Abfallentsorgung, ohne dass der Eigentümer eingreifen muss. Darüber hinaus verfügt die Toilette über einen großen spülbaren Stauraum, was sie ideal für Haushalte mit mehreren Katzen macht. Die Petgugu-Katzentoilettenschüssel ist für die Verwendung mit wasserlöslicher Streu konzipiert und bietet eine Reihe zusätzlicher ... >>

Die Attraktivität fürsorglicher Männer 14.04.2024

Das Klischee, dass Frauen „böse Jungs“ bevorzugen, ist schon lange weit verbreitet. Jüngste Untersuchungen britischer Wissenschaftler der Monash University bieten jedoch eine neue Perspektive zu diesem Thema. Sie untersuchten, wie Frauen auf die emotionale Verantwortung und Hilfsbereitschaft von Männern reagierten. Die Ergebnisse der Studie könnten unser Verständnis darüber verändern, was Männer für Frauen attraktiv macht. Eine von Wissenschaftlern der Monash University durchgeführte Studie führt zu neuen Erkenntnissen über die Attraktivität von Männern für Frauen. Im Experiment wurden Frauen Fotos von Männern mit kurzen Geschichten über deren Verhalten in verschiedenen Situationen gezeigt, darunter auch über ihre Reaktion auf eine Begegnung mit einem Obdachlosen. Einige der Männer ignorierten den Obdachlosen, während andere ihm halfen, indem sie ihm beispielsweise Essen kauften. Eine Studie ergab, dass Männer, die Empathie und Freundlichkeit zeigten, für Frauen attraktiver waren als Männer, die Empathie und Freundlichkeit zeigten. ... >>

Zufällige Neuigkeiten aus dem Archiv

LSI Axxia 4500 Kommunikationsprozessoren basierend auf ARM-Architektur 20.04.2013

LSI stellte die Axxia 4500-Familie von Kommunikationsprozessoren vor, die für Unternehmensnetzwerkgeräte entwickelt wurden.

Der LSI Axxia 4500 basiert auf der ARM-Architektur. Darüber hinaus handelt es sich laut Hersteller um die erste Familie von Kommunikationsprozessoren auf Basis der ARM-Architektur, die speziell für den Einsatz in Geräten für Rechenzentren und Unternehmensnetzwerke sowie für Software Defined Networks (SDN) ausgelegt sind.

Der Axxia 4500 ist mit Hardwarebeschleunigern konfiguriert, die sich in anderen LSI-Produkten bewährt haben. Darüber hinaus verfügen die Prozessoren über bis zu vier ARM Cortex-A15-Kerne und eine CoreLink CCN-504-Kommunikationseinheit mit QoS-Unterstützung. Prozessoren werden nach 28-nm-Standards hergestellt. Ein wichtiges Merkmal der Prozessoren ist die Unterstützung der proprietären LSI Virtual Pipeline-Technologie, die es Gerätedesignern ermöglicht, den Prozessor vollständig neu zu konfigurieren und für bestimmte Aufgaben zu optimieren, und das Vorhandensein eines integrierten 100-Gb / s-Switches ermöglicht es, die Anzahl der externen zu reduzieren Komponenten und die Größe der Leiterplatte.

Das Unternehmen verspricht, im vierten Quartal mit der Auslieferung von Testmustern des LSI Axxia 4500 zu beginnen.

Weitere interessante Neuigkeiten:

▪ Magnetische Nanosonden für die Zellforschung

▪ HDMI-2.1-Standard

▪ SATA besiegte IDE

▪ Smartwatch Qualcomm Toq

▪ Die globale Erwärmung wird eine Rekordzahl von Migranten provozieren

News-Feed von Wissenschaft und Technologie, neue Elektronik

 

Interessante Materialien der Freien Technischen Bibliothek:

▪ Abschnitt der Website Radioelektronik und Elektrotechnik. Auswahl an Artikeln

▪ Cellophan-Artikel. Geschichte der Erfindung und Produktion

▪ Artikel Wann endete die Eiszeit? Ausführliche Antwort

▪ Artikel Arsenal stoppt. Reisetipps

▪ Artikel Windkraftanlage – selber machen. Enzyklopädie der Funkelektronik und Elektrotechnik

▪ Artikel Indikator des elektrischen Feldes auf dem Analogon des IPT. Enzyklopädie der Funkelektronik und Elektrotechnik

Hinterlasse deinen Kommentar zu diesem Artikel:

Name:


E-Mail optional):


Kommentar:





Alle Sprachen dieser Seite

Startseite | Bibliothek | Artikel | Sitemap | Site-Überprüfungen

www.diagramm.com.ua

www.diagramm.com.ua
2000-2024