|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese
ENZYKLOPÄDIE DER FUNKELEKTRONIK UND ELEKTROTECHNIK Moderne TV-Kanalwähler mit Frequenzsynthese. Enzyklopädie der Funkelektronik und Elektrotechnik
Lexikon der Funkelektronik und Elektrotechnik / TV Selektoren, deren Prinzip auf der Frequenzsynthese basiert, werden PLL-Selektoren („Phase Locked Loop“) genannt. Diese Selektoren werden auch als digital bezeichnet, da sie vom TV-Prozessor über einen zweiadrigen bidirektionalen digitalen I2C-Bus gesteuert werden. Die Frequenzsynthese erhöht die Genauigkeit der Abstimmung auf einen Fernsehsender erheblich, vereinfacht die Verwendung eines Fernsehgeräts und behält gleichzeitig die Möglichkeit der manuellen Anpassung bei, um die optimale Bildqualität zu erzielen [1 - 4]. Bevor wir mit der Beschreibung der Selektoren fortfahren, klären wir einige Begriffe und Konventionen, die für PLL-Selektoren verwendet werden. Der Informationsfluss auf dem digitalen I2C-Bus kann in zwei Richtungen übertragen werden: vom Prozessor und zum Prozessor. Wenn es vom Prozessor an einen Selektor geleitet wird (z. B. Setzbefehle), wird dieser Modus als WRITE bezeichnet. Die Rückübertragung des Informationsstroms (vom Selektor) entspricht dem READ-Modus, der eingestellt wird, wenn der Selektor irgendwann den Prozessor über seinen Zustand informiert oder den zuvor eingestellten Zustand bestätigt (auf Anfrage des Prozessors). Nicht alle PLL-Selektoren verfügen über diesen Modus. Es wird folgende Notation verwendet: AS (Adress Select) – Adressbus: SDA – serieller Datenbus; SCL (Select Clock) – Synchronisationsbus, Taktimpulse; LW – Versorgungsspannung des Synthesizers (+5 V); ADC ist ein fünfstufiger ADC, der in den Synthesizer integriert ist und Ihnen die Steuerung zusätzlicher Geräte über einen Wahlschalter ermöglicht. In der Tabelle. In den Abb. 1 - 3 sind die wichtigsten Informationen zu den von JSC „SELTEKA“ (Kaunas, Litauen) [5] hergestellten PLL-Selektoren und ihren Analoga aufgeführt – verfügbare moderne Selektoren ausländischer Unternehmen (inländische Modelle wurden leider noch nicht in die Massenproduktion eingeführt). ). Weitere allgemeine Informationen zu ihnen und Parametern wurden in [1] veröffentlicht. Denken Sie daran, dass es sich bei allen um Allwellenmodelle der europäischen Einigung handelt. Antenneneingang – Typ IEC (SNIR), ZF-Ausgang – symmetrisch. In der Tabelle. 2 und 3 Un - Abstimmspannung; Pin 1 ist dem Antenneneingang am nächsten. Für Selektoren KS-H-132. KS-H-134 hat nur 11 Pins. Bei diesen Selektoren beträgt die Versorgungsspannung +5 V und ein spezieller Ausgang für die UPLL-Spannung ist nicht vorgesehen, es gibt jedoch einen Anschluss für die Abstimmspannung (0,5 ... 28 V) – den UH-Ausgang, der die Steuerung erleichtert die Wahlschalter und ermöglicht eine manuelle Einstellung.
Das einfachste Modell ist KS-N-62. Die Abstimmgeschwindigkeit, ausgehend von einer Frequenz von 132 MHz im Teilband A, 356 MHz im Teilband B und 678 MHz im Teilband C, ändert sich (per Software) wie folgt. um die Nichtlinearität der Abhängigkeit der Kapazität der Varicaps von der Abstimmspannung zu kompensieren. Beim Selektor KS-H-64 wird die Abstimmgeschwindigkeit auch per Software geändert. Das Programm selbst ist im Prozessor „fest verdrahtet“. KS-H-92 ist ein fortschrittlicherer und anspruchsvollerer Selektor. Die Abstimmgeschwindigkeit wird in der Nähe des Fernsehsenders (leicht - leicht) verlangsamt, um die Restverstimmung zu reduzieren. Die Tabellen geben die Parameter der aktualisierten (Ende 1998) Version des KS-H-92-Selektors an, in dem anstelle des Synthesizers von MOTOROLA der TSA5522M-Chip von PHILIPS verbaut ist. Diese Option ist zu einem Analogon des TEMIC-Selektors 3402RNS geworden. Der Selektor KS-H-92L ist eine Variante des KS-H-92 mit einem erweiterten Antenneneingang (32.2 mm). Der Wahlschalter KS-H-132 verfügt über eine ähnliche Funktionalität, jedoch mit einer niedrigen Versorgungsspannung. Der bisher neueste Selektor heißt KS-H-134 (entwickelt 1998). Es änderte die Grenzen der Teilbereiche der empfangenen Frequenzen: A - vom Luftkanal 1 zum Kabelkanal SK6 (47 ... 158 MHz). B - von SK7 bis SK37 (158 ... 438 MHz); C - von SK38 bis zum 69. Kanal (438 ... 862 MHz). Es wurde ein Testmodus eingeführt, und die Änderung der Tuning-Geschwindigkeit erfolgt automatisch. Wenn die Schleife des PLL-Systems geschlossen ist (im Kanalerfassungsband), wird die Abstimmgeschwindigkeit umgeschaltet, und bei fehlender Fixierung wird die umgekehrte Geschwindigkeitsänderung bereitgestellt. Durch die Software-Aktivierung/Deaktivierung der Tuning-Geschwindigkeitsfunktion können Sie zur manuellen Abstimmung wechseln. Auf Abb. 1 zeigt ein Blockdiagramm eines PLL-Selektors (am Beispiel von KS-H-92). Es besteht aus drei identischen Kanälen zur Signalextraktion, -verstärkung und -wandlung. Jeder Kanal ist für den Betrieb nur auf einem Subband (A, B oder C) ausgelegt. Betrachten Sie den Aufbau eines der Kanäle beispielsweise für Teilband A.
Das Funksignal vom Antenneneingang wird von der Eingangsschaltung ausgewählt, die als Bandpassfilter (Pm) fungiert. und gelangt zum Hochfrequenzverstärker (URCH). auf einem Feldeffekttransistor aufgebaut. Die Last des URC ist ein Bandpassfilter (PF). Die Eingangsschaltung und der Bandpassfilter werden durch Varicaps abgestimmt. Das verstärkte Signal wird dem DA1-Chip zugeführt, der drei separate symmetrische Lokaloszillator-Mischer (S/G) enthält. Auch die Konturen der lokalen Oszillatoren werden durch Varicaps nachgebaut. Das ZF-Signal wird von einem Bandpassfilter (PLF) ausgewählt und gelangt nach der Anpassungsstufe zu den Ausgangsanschlüssen des Selektors (ZF-Ausgang). Das Lokaloszillatorsignal wird über den Schalter (Comm) dem Frequenzsynthesizer-Chip DA2 zugeführt. Auf Abb. Abbildung 2 zeigt einen Ausschnitt des Blockdiagramms des Synthesizers, der einen beispielhaften Oszillator (OG) mit der Frequenz Fo, den ersten programmierbaren Teiler (PD1) mit einem Teilungsfaktor K und den zweiten programmierbaren Teiler (PD2) mit einem Teilungsfaktor N umfasst , einem Frequenz-Phasen-Detektor (PD) und einem aktiven Filter niedriger Frequenzen, der als Integrator (I) verwendet wird. Letzterer ist nicht Teil der Mikroschaltung, arbeitet aber in der PLL-Schleife und führt eine Änderung der Abstimmgeschwindigkeit durch. Die Frequenz des Referenzsignals wird durch einen 4-MHz-Quarzresonator stabilisiert.
Der Teiler PD1 ist so ausgelegt, dass sein Teilungsfaktor K vom Prozessor streng nach dem eingestellten Abstimmungsschritt gemäß Tabelle eingestellt wird. 4.
Wie funktioniert der Synthesizer im Ring des PLL-Pulssystems, wenn sich die Frequenz des lokalen Oszillators von Fg1 auf die Frequenz Fg2 ändert und Fg2 > Fg1? Damit die Eingänge des Frequenz-Phasen-Detektors Signale mit der gleichen Vergleichsfrequenz (Fcp) haben. Die Ausgangsfrequenz des Lokaloszillators muss dem Verhältnis Fo / K = Fg / N genügen. Eine Änderung des Teilungsfaktors N pro Einheit führt zu einer entsprechenden Änderung der Frequenz F um den minimalen Schritt des Frequenzgitters des Lokaloszillators. Im ersten Moment nach der Erhöhung von N wird die Frequenz des Signals am Ausgang des programmierbaren Teilers PD2 kleiner als Fcp und der Frequenz-Phasen-Detektor beginnt, Korrekturimpulse zu erzeugen, die vom Integrator in eine erhöhte Steuerspannung umgewandelt werden (Uypr). Diese Spannung wird den Lokaloszillator-Varicaps (sowie der Eingangsschaltung und dem Bandpassfilter in jedem Auswahlkanal) zugeführt. Die Frequenz des lokalen Oszillators erhöht sich, bis die Frequenzwerte an beiden Eingängen des Frequenz-Phasen-Detektors gleich sind. Dadurch bleibt die erreichte Phasendifferenz (Restverstimmung) konstant. Daher wird der Frequenzwähler durch Ändern des Teilungsfaktors N abgestimmt. Darüber hinaus entspricht jeder Wert des Abstimmschritts einem bestimmten Wert der Vergleichsfrequenz (Tabelle 4). Es ist leicht zu erkennen, dass die Abstimmungsrate von den Parametern des Integrators abhängt. Somit führt eine Erhöhung des Eingangsstroms des Integrators um den Faktor fünf zu einer deutlichen Erhöhung der Abstimmgeschwindigkeit. Diese Steuermethode wird PUMPING (Charge Pump) genannt. Es ist jedoch zu bedenken, dass die Abstimmungsgeschwindigkeit wie bei jedem automatischen Steuerungssystem durch die Stabilitätsbedingung begrenzt ist. In der Tabelle. 4 gibt auch die Werte des Koeffizienten D an, der zur Bestimmung des Teilungsfaktors N erforderlich ist. Um seine Werte zu berechnen, verwenden Sie das Verhältnis N = D (Fgn + Fpch, wobei Fg die lokale Oszillatorfrequenz für das Bildsignal ist, Fpch ist das Bild IF. Um die Programmierkoeffizienten festzulegen, hat die Zahl N binär ausgedrückt die Form: N=16384 N14+8192 N13+4096 N12+ 2048 N11+1024 N10+512 N9+256 N8+ 128 N7+64 N6+32 N5-4 6 N4+8 N3+ 4 N2+2.N 1+N0, wobei N14 - N0 sind Informationsbits, die den Wert 0 oder 1 annehmen. Und schließlich sollten wir über das Signalaustauschprotokoll zwischen dem PLL-Selektor und dem Mikroprozessor-Steuerungssystem in verschiedenen Modi sprechen. Im WRITE-Modus besteht das Austauschprotokoll aus fünf Bytes zu je acht Bits: einem Adressbyte, zwei Bytes des PD2-Programmteilers und zwei Steuerbytes. Am Ende jedes Bytes muss der Selektor ein spezielles Signal ACK (Acknowledge) senden, das die Richtigkeit der empfangenen Informationen bestätigt. Im Allgemeinen ist das Austauschprotokoll in diesem Modus in der Tabelle dargestellt. 5. Es ist zu beachten, dass das gleiche Bit in den Steuerbytes für verschiedene Selektormodelle unterschiedliche Bezeichnungen hat. Beispielsweise ist das P14-Bit 5I für den KS-H-62-Selektor, T14 für den KS-H-64 und CP für die anderen. Daher werden solche Bits in den Tabellen mit dem Buchstaben P (PORT) mit einer fortlaufenden numerischen Nummer bezeichnet, und Bezeichnungen für einen bestimmten Selektor können in Klammern angegeben werden. Bitwerte. Die in den Tabellen mit einem X gekennzeichneten Werte werden nicht zur Steuerung verwendet.
Das R/W-Adressbit (Lesen/Schreiben) schaltet den Selektor in den LESE- oder SCHREIB-Modus. Wenn R/W=0, ist der WRITE-Modus eingestellt. Für Selektoren ohne READ-Modus ist dies der einzige Zustand. MA1 und MA0 sind Bits zur Auswahl der erforderlichen Adresse, wenn das Fernsehgerät mehrere Selektoren enthält (z. B. den zweiten Selektor für das „Bild-in-Bild“-Gerät). Die Adressänderung erfolgt durch Änderung der Spannung am AS-Pin gemäß Tabelle. 6. Bei Verwendung eines Wahlschalters am Fernsehgerät ist MA1=0 und MA0=1 oder der AS-Ausgang bleibt frei.
Die Bits N14-N0 (siehe Tabelle 5) legen das Teilungsverhältnis des programmierbaren Teilers PD2 fest, wie oben bereits erwähnt. Das bereits erwähnte Bit P14 ist das Pumpbit. Für den KS-H-62-Selektor erhöht sich die Abstimmgeschwindigkeit ab bestimmten Frequenzen in jedem Teilband, wenn P14(51) gleich 1 ist. Bei anderen Selektoren sorgt der gleiche Wert von Bit P14 (T14, CP) für eine schnellere Abstimmung. Im Selektor KS-H-134 steuern die Bits P13 – P11 (T2 – T0) das Ein- und Ausschalten der internen Test- und automatischen Pumpmodi gemäß Tabelle. 7.
Im KS-H-64-Selektor steuern die Bits P11 (T11) und P10 (T10) den programmierbaren Teiler PD1, wie in der Tabelle angegeben. 8.
In den übrigen Selektoren werden die Bits P10 (RSA) und P9 (RSB) zur Steuerung dieses Teilers gemäß Tabelle verwendet. 9 und die Bits P13 und P12 sollten 0 sein und Bit P11 sollte 1 sein. Da der Selektor KS-H-62 mit einem einzigen Abstimmschritt (62,5 kHz) ausgeführt wird, sind für ihn die Bits P11, P10 und P9 gleich auf 1. Bit P8 ist ausnahmslos bei allen Selektoren 0.
Die Teilbandumschaltung konzentriert sich auf das letzte Steuerbyte. Darüber hinaus kann die Anzahl der verwendeten Bits zwischen drei und fünf liegen (die restlichen Bits werden nicht verwendet). Für den KS-H-62-Wähler sind dies P7 - P10 in der Tabelle. 64, für KS-H-0 - РЗ (ВЗ) - Р0 (В11) in der Tabelle. elf.
Für KS-H-134 (Tabelle 12), KS-H-92 und KS-H-132 (Tabelle 13) verwenden Sie die drei niedrigstwertigen Bits von P2 (BS2) – P0 (BS0).
Im READ-Modus besteht das Austauschprotokoll aus einem Adressbyte und einem Statusbyte. Das R/W-Bit im Adressbyte muss gleich 1 sein. Es gibt keine weiteren Änderungen in diesem Byte (siehe Tabellen 5, 14).
Statusbyte für KS-H-92-Selektoren. KS-H-132. KS-H-134 ist in der Tabelle dargestellt. 14. Das POR-Bit (Power On Reset) signalisiert, dass der Selektor eingeschaltet ist. Das POR-Bit ist 1, wenn die Stromversorgung eingeschaltet ist. Bit FL (In lock Flag) – ein Signal über die Aktion des PLL-Systems. Wenn das FL-Bit 1 ist, ist der PLL-Ring geschlossen. Das ACPS-Bit (Automatic Charge Pump Switch Flag) informiert über den Betrieb der automatischen PUMP-Umschaltvorrichtung im KS-H-134-Wähler. Das ACPS-Bit ist im Zustand 0 aktiv. Die Bits A0-A2 sind die Ausgangssignale des fünfstufigen ADC (ADC). Für Selektoren mit dem READING-Modus (siehe Tabelle 14) sind die ADC-Parameter und Kombinationen der A0-A2-Pegel gleich und werden in der Tabelle gezeigt. 15. ADC ermöglicht beispielsweise die Steuerung eines Wahlschalters über einen Dreidrahtbus (amerikanischer Standard).
Noch ein paar Worte zu Steuerungsprozessoren. Davon gibt es einige. Sie unterscheiden sich voneinander dadurch, dass sie das interne ROM („Firmware“) füllen. Für Selektoren KS-H-92. Der KS-H-132 eignet sich am besten für den PCA84C640-30 Prozessor von PHIUPS. Literatur
Autor: A.Burkovsky, St. Petersburg
Maschine zum Ausdünnen von Blumen im Garten
02.05.2024 Fortschrittliches Infrarot-Mikroskop
02.05.2024 Luftfalle für Insekten
01.05.2024
▪ Der Mond könnte für den Untergang der Titanic verantwortlich gewesen sein ▪ Beschleuniger für optische neuronale Netzwerke ▪ Intelligenter Geldautomat Fujitsu ▪ Geschwindigkeitsrekord im 5G-Netz von Ericsson ▪ Mean Well MPM-45/65/90 Kompakte Netzteile für medizinische Geräte
▪ Abschnitt der Website Gegensprechanlagen. Artikelauswahl ▪ Artikel von Lao Tzu. Berühmte Aphorismen ▪ Artikel Welche Feuer wurden in der Antike mit Milch gelöscht? Ausführliche Antwort ▪ Artikel Leiter des Büros für Planung und Buchhaltung der Verkaufsabteilung. Jobbeschreibung ▪ Artikel Seidenfärben. Einfache Rezepte und Tipps
Startseite | Bibliothek | Artikel | Sitemap | Site-Überprüfungen
www.diagramm.com.ua |
Siehe andere Artikel Abschnitt 
Neueste Nachrichten aus Wissenschaft und Technik, neue Elektronik:
Alle Sprachen dieser Seite